日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2004年 9月 8日

出 願 番 号

Application Number:

特願2004-261692

パリ条約による外国への出願 に用いる優先権の主張の基礎 となる出願の国コードと出願 番号

JP2004-261692

The country code and number of your priority application, to be used for filing abroad under the Paris Convention, is


出 願 人

株式会社村田製作所

Applicant(s):

特許庁長官 Commissioner, Japan Patent Office 2005年 7月27日





BEST AVAILABLE COPY

1可 訂 陈氏 【官拟句】 【整理番号】 M340575 特許庁長官 小川 洋 殿 【あて先】 【国際特許分類】 H05K 3/46【発明者】 【住所又は居所】 京都府長岡京市天神二丁目26番10号 株式会社村田製作所内 【氏名】 小川 伸明 【特許出願人】 【識別番号】 000006231 【氏名又は名称】 株式会社村田製作所 村田 泰隆 【代表者】 【代理人】 【識別番号】 100096910 【弁理士】 【氏名又は名称】 小原 肇 【電話番号】 045 (476) 5454 【手数料の表示】 【予納台帳番号】 064828 【納付金額】 16,000円 【提出物件の目録】 【物件名】 特許請求の範囲 【物件名】 明細書 【物件名】 図面!

【物件名】

要約書

【包括委任状番号】 0404697

【盲烘白】何酐硝小ツ郸四

【請求項1】

表面実装部品が搭載されたセラミック基板と、このセラミック基板に形成された配線パターンとマザー基板の表面電極とを接続するための外部端子電極と、この外部端子電極を 端面で支持するように樹脂で形成された凸状の脚部と、を備え、

上記外部端子電極は、上記脚部内に設けられたピアホール導体を介して上記配線パターンに接続されていることを特徴とする複合セラミック基板。

【請求項2】

上記表面実装部品は、上記セラミック基板の第1の主面及び/または第2の主面に搭載され、上記凸状の脚部は、上記セラミック基板の第2主面に設けられていることを特徴とする請求項1に記載の複合セラミック基板。

【請求項3】

上記凸状の脚部は、上記セラミック基板の第2の主面の周縁部に形成されていることを特徴とする請求項2に記載の複合セラミック基板。

【請求項4】

上記第2の主面に搭載される上記表面実装部品は、上記凸状の脚部の間に搭載されていることを特徴とする請求項2または請求項3に記載の複合セラミック基板。

【請求項5】

上記表面実装部品は、上記凸状の脚部を形成する樹脂と同一の樹脂で被覆されていることを特徴とする請求項4に記載の複合セラミック基板。

【請求項6】

上記凸状の脚部と上記表面実装部品を被覆する樹脂との間に丸みが形成されていることを特徴とする請求項5に記載の複合セラミック基板。

【請求項7】

上記表面実装部品を被覆する樹脂の表面にはスリットが形成されていることを特徴とする請求項5または請求項6に記載の複合セラミック基板。

【請求項8】

上記凸状の脚部の角には丸みが形成されていることを特徴とする請求項1~請求項7のいずれか1項に記載の複合セラミック基板。

【請求項9】

上記ピアホール導体は、可撓性を備えた導電性樹脂によって形成されていることを特徴とする請求項1~請求項8のいずれか1項に記載の複合セラミック基板。

【請求項10】

上記セラミック基板は、複数の低温焼結セラミック層を積層してなるセラミック多層基板であることを特徴とする請求項1~請求項9のいずれか1項に記載の複合セラミック基板。

【請求項11】

上記表面実装部品はアレイ状の外部端子電極を有することを特徴とする請求項1~請求項10のいずれか1項に記載の複合セラミック基板。

【盲烘口】 叨刚盲

【発明の名称】複合セラミック基板

【技術分野】

[0001]

本発明は、複合セラミック基板に関し、更に詳しくは、回路要素を内蔵し且つセラミック基板と樹脂層とを積層してなる複合セラミック基板に関する。

【背景技術】

[0002]

従来のこの種の技術としては特許文献 l に記載の積層電子部品や特許文献 2 に記載の高周波半導体装置がある。

[0003]

特許文献1に記載の積層電子部品は、内部に回路要素を介在させた状態で複数の絶縁性シートを積層して、相対する主面と該主面間を連結する側面からなる積層体を構成し、該積層体の外表面に、前記回路要素に電気的に接続された複数の外部電極を備え、該外部電極を介して回路基板に実装される積層電子部品において、前記積層体の前記回路基板側に向けられる面の少なくとも略中央部に凹部を設けたものである。このように積層体の回路基板(具体的には可撓性を有するプリント基板)側の面に凹部を設けることによって、回路基板が湾曲した場合でも、プリント基板の湾曲面が積層体の回路基板側の面に接触しないため、積層体への突き上げ力が回避され、積層体のプリント基板からの離脱や積層体の破損を防止している。

[0004]

特許文献2に記載の高周波半導体装置は、セラミック基板の下部にエポキシ樹脂と無機充填物からなる複合樹脂材料層が形成され、その複合樹脂材料層の下部は平坦な形状を有し、かつ外部接続用電極が形成され、前記複合樹脂材料層の内部にはセラミック基板に接続された半導体素子や受動部品を埋設してなるものである。このような構成により、基板下面を実装エリアとして活用でき、実装密度を向上させ、更に、複合樹脂材料層内に半導体素子や受動部品を埋設することにより、耐機械的特性、耐湿性等の信頼性を向上させている。

[0005]

【特許文献1】特開平09-186042号公報

【特許文献2】特開2003-124435号公報

【発明の開示】

【発明が解決しようとする課題】

[0006]

しかしながら、特許文献1に記載の積層電子部品の場合には、中央部分に凹部を形成することで、突き上げ力を回避することができるが、プリント基板の撓みに追従して積層体全体が撓み、積層体の上面または上下両面に表面実装部品が実装されていない積層体の場合には問題とならないが、受動部品や能動部品等の実装部品が実装されている積層体の場合には、これらの実装部品が積層体の撓みに追従できず、表面実装部品の外部接続用端子が積層体表面の電極から外れ、断線する慮があった。

[00007]

また、特許文献2に記載の高周波半導体装置の場合には、セラミック基板の下面や上面に半導体素子や受動部品等の表面実装部品を実装することにより、基板部品の小型化が可能になるが、この場合にもプリント基板の撓みに追随してセラミック基板が撓むため、表面実装部品がセラミック基板の撓みに追従できず、特許文献1の積層電子部品の場合と同様に、実装部品の外部接続用端子が積層体表面の電極から外れ、断線するという課題があった。

[0008]

本発明は、上記課題を解決するためになされたもので、マザー基板の撓みに起因する複合セラミック基板のマザー基板からの外れによる断線や脱離を防止すると共に、複合セラ

【課題を解決するための手段】

[0009]

本発明の請求項1に記載の複合セラミック基板は、表面実装部品が搭載されたセラミック基板と、このセラミック基板に形成された配線パターンとマザー基板の表面電極とを接続するための外部端子電極と、この外部端子電極を端面で支持するように樹脂で形成された凸状の脚部と、を備え、上記外部端子電極は、上記脚部内に設けられたピアホール導体を介して上記配線パターンに接続されていることを特徴とするものである。

[0010]

また、本発明の請求項2に記載の複合セラミック基板は、請求項1に記載の発明において、上記表面実装部品は、上記セラミック基板の第1の主面及び/または第2の主面に搭載され、上記凸状の脚部は、上記セラミック基板の第2主面に設けられていることを特徴とするものである。

$[0\ 0\ 1\ 1\]$

また、本発明の請求項3に記載の複合セラミック基板は、請求項2に記載の発明において、上記凸状の脚部は、上記セラミック基板の第2の主面の周縁部に形成されていることを特徴とするものである。

[0012]

また、本発明の請求項4に記載の複合セラミック基板は、請求項2または請求項3に記載の発明において、上記第2の主面に搭載される上記表面実装部品は、上記凸状の脚部の間に搭載されていることを特徴とするものである。

[0013]

また、本発明の請求項5に記載の複合セラミック基板は、請求項4に記載の発明において、上記表面実装部品は、上記凸状の脚部を形成する樹脂と同一の樹脂で被覆されていることを特徴とするものである。

$[0\ 0\ 1\ 4\]$

また、本発明の請求項6に記載の複合セラミック基板は、請求項5に記載の発明において、上記凸状の脚部と上記表面実装部品を被覆する樹脂との間に丸みが形成されていることを特徴とするものである。

[0015]

また、本発明の請求項7に記載の複合セラミック基板は、請求項5または請求項6に記載の発明において、上記表面実装部品を被覆する樹脂の表面にはスリットが形成されていることを特徴とするものである。

[0016]

また、本発明の請求項8に記載の複合セラミック基板は、請求項1~請求項7のいずれか1項に記載の発明において、上記凸状の脚部の角には丸みが形成されていることを特徴とするものである。

$[0\ 0\ 1\ 7\]$

また、本発明の請求項9に記載の複合セラミック基板は、請求項1~請求項8のいずれか1項に記載の発明において、上記ピアホール導体は、可撓性を備えた導電性樹脂によって形成されていることを特徴とするものである。

[0018]

また、本発明の請求項10に記載の複合セラミック基板は、請求項1~請求項9のいずれか1項に記載の発明において、上記セラミック基板は、複数の低温焼結セラミック層を 積層してなるセラミック多層基板であることを特徴とするものである。

$[0\ 0\ 1\ 9\]$

また、本発明の請求項11に記載の複合セラミック基板は、請求項1~請求項10のいずれか1項に記載の発明において、上記表面実装部品はアレイ状の外部端子電極を有することを特徴とするものである。

した 切りが水」

[0020]

本発明の請求項1~請求項11に記載の発明によれば、マザー基板の撓みに起因する複合セラミック基板のマザー基板からの外れによる断線や脱離を防止すると共に、複合セラミック基板自体の表面実装部品と基板からの外れによる断線や表面実装部品の損傷を防止することができる複合セラミック基板を提供することができる。

【発明を実施するための最良の形態】

[0021]

以下、図1~図9に示す実施形態に基づいて本発明を説明する。尚、図1は本発明の複合セラミック基板の一実施形態を示す断面図で、(a)はマザー基板に実装した後の状態を示す図、(b)は実装後のマザー基板が湾曲した状態を示す図、(c)は従来の複合セラミック基板の場合の断線状態を示す図、図2の(a)~(e)は図1に示す複合セラミックの製造工程の要部を示す工程図、図3~図5はそれぞれ本発明の複合セラミック基板の他の実施形態を示す断面図、図6の(a)、(b)はそれぞれ本発明の複合セラミック基板の更に他の実施形態を示す断面図で、(c)、(d)は(b)の〇で囲んで部分を拡大して示す断面図、図7の(a)は図6に示す複合セラミック基板のマザー基板側を上にした斜視図、(b)は他の複合セラミック基板を示す(a)に相当する斜視図、図8及び図9はそれぞれ本発明の複合セラミック基板の他の実施形態を示す断面図である。

[0022]

第1の実施形態

本実施例の複合セラミック基板10は、例えば図1の(a)、(b)に示すように、表面実装部品11が搭載されたセラミック基板12と、セラミック基板12に形成された配線パターン13とマザー基板20の表面電極21とを接続するための外部端子電極14と、を備えている。表面実装部品11はセラミック基板12の第1の主面(以下、「上面」と称す。)に搭載され、外部端子電極14はセラミック基板12の第2の主面(以下、「下面」と称す。)側に形成されている。

[0023]

表面実装部品11としては、例えばコンデンサ、インダクタ、抵抗等の受動部品や半導体素子、ガリウム砒素半導体素子等の能動素子が搭載されている。これらの表面実装部品11は、半田または導電性樹脂11Aによってセラミック基板12上面に接合して実装され、あるいは、Au、Al、Cu線を介してワイヤーボンドすることによって実装されている。

[0024]

セラミック基板 1 2 は、一枚のセラミックグリーンシートを焼成して形成されたものであっても、複数枚のセラミックグリーンシートの積層体を焼成して形成されたセラミック多層基板であっても良い。従って、以下では、セラミック多層基板にも符号「12」を附して説明する。図 1 に示すようにセラミック基板 1 2 がセラミック多層基板として形成されている場合には、セラミック多層基板 1 2 は、図 1 の(a)、(b)に示すように、複数のセラミック層 1 2 A が積層されて形成されている。

[0025]

セラミック基板12は、低温焼成セラミック(LTCC:Low Temperature Co-fired Ceramic)材料を焼成してなるものであることが好ましい。低温焼成セラミック材料とは、1000℃以下の温度で焼結可能であって、比抵抗の小さな銀や銅等と同時焼成が可能なセラミック材料である。具体的には、アルミナやフォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系LTCC材料、ZnO-MgO-A1203-SiO2系の結晶化ガラスを用いた結晶化ガラス系LTCC材料、BaO-A1203-SiO2系セラミック粉末やA1203-CaO-SiO2-MgO-B203系セラミック粉末等を用いた非ガラス系LTCC材料等が挙げられる。セラミック基板13の材料として低温焼結セラミック材料を用いることによって、配線バターン12にAgまたはCu等の低抵抗で低融点をもつ低融点金属を用いることができ、セラミック基板1

[0026]

セラミック基板 1 2 が図 1 の(a)、(b)に示すようにセラミック多層基板 1 2 として形成されている場合には、セラミック多層基板 1 2 に形成された配線パターン 1 3 は、図 1 の(a)に示すように、セラミック層 1 2 Aの面に沿って形成された面内導体 1 3 A を接続するピアホール導体 1 3 B とから形成されている。配線パターン 1 3 のうち、セラミック多層基板 1 2 の上下両面にそれぞれ形成された面内導体 1 3 A は表面電極 1 3 A として形成されている。配線パターン 1 3 は、例えば A g または C u 等の導電性金属を主成分として含むものが好ましく、面内導体 1 3 A とピアホール導体 1 3 B とは同一の金属成分で形成されたものであっても異なる金属成分によって形成されたものであっても良い。

[0027]

而して、外部端子電極14は、図1の(a)、(b)に示すように、セラミック多層基板12の下面から突出させて形成された脚部15の突出端面(マザー基板20の表面電極と21との接合面)に形成されている。この脚部15は、樹脂部15Aと、樹脂部15Aを貫通するピアホール導体15Bと、を有し、例えばセラミック多層基板12の問縁部の複数個所に形成されている。ピアホール導体15Bは、セラミック多層基板12の下面に形成された表面電極(面内導体)13Aと外部端子電極14とを電気的に接続している。尚、セラミック多層基板12の配線パターン13とマザー基板20の表面電極21とを接続するための外部端子電極14は、後述するような金属箔で形成しても良いが、脚部15内のビアホール導体15Bの端面をそのまま外部端子電極として利用することもできる。また、ピアホール導体15Bは、セラミック多層基板12のピアホール導体13Bと直接接続されていても良い。

[0028]

外部端子電極14は、例えば銅等の金属箔によって形成されていることが好ましい。外部端子電極14を金属箔によって形成されることによって、外部端子電極14を低抵抗で安価に形成することができる。また、外部端子電極14の樹脂側を粗面化することによって外部端子電極14をより強固に脚部15に接合することができる。外部端子電極14が厚膜電極でなく銅箔等の金属箔にするのは、外部端子電極14が樹脂層側、つまり脚部15側にあって焼成することができないことと、銅箔と樹脂の組み合わせにはプリント配線基板の製法が使えるからである。

[0029]

脚部 15 を形成する樹脂部 15 A は、特に制限されないが、樹脂材料と無機フィラーとを混合した複合樹脂材料によって形成されている。樹脂材料としては、特に制限されないが、例えば熱硬化性樹脂や光硬化性樹脂を用いることができ、エボキシ樹脂、フェノール樹脂、シアネート樹脂等の熱硬化性樹脂を好ましく用いることができる。また、無機フィラーとしては、特に制限されないが、金属粉末は導電性があって樹脂部の絶縁性を阻害する慮があるため、絶縁性のあるもの、例えば、A 1203、S i02、T i02等を好ましく用いることができる。

[0030]

脚部15を形成するビアホール導体15Bは、樹脂部15Aが撓んだ時に追従できるように可撓性を有することが好ましく、例えば半田または導電性樹脂によって形成されていることが好ましい。導電性樹脂は、特に限定されないが、導電性樹脂としては、例えばAu、Ag、Cu、Ni等の金属粒子とエポキシ樹脂、フェノール樹脂、シアネート樹脂等の熱硬化性樹脂とを混合したものを用いることができる。脚部15の厚み(高さ)は、セラミック多層基板12の面積や樹脂材料の種類等にもよるが、マザー基板20の撓みをセラミック多層基板12に影響しないようにすると共に脚部15自体の強度を保つために、 $30\sim500$ μ m が好ましく、 $30\sim300$ μ m がより好ましい。

[0031]

次いで、本実施形態の複合セラミック基板は、以下で説明する要領で製造することがで

さる。同、凶といしaノ〜しcノは、放口でノミソノ密似の製具工性が似女で小り凶しのる。

[0032]

(1) セラミックグリーンシートの作製

本実施形態では、まず、例えば中心粒径1.0μmのアルミナ粒子を55重量部と、中心粒径1.0μmの軟化点600℃のホウ珪酸ガラスを45重量部の割合で混合し、この混合物に有機溶媒、分散剤、有機バインダ及び可塑剤を加えてスラリーを調製した後、このスラリーをポリエチレンテレフタレート系樹脂からなるキャリアフィルム上に塗布して、厚みが10~200μm程度の低温焼結用のセラミックグリーンシートを作製する。

[0033]

然る後、レーザー加工やパンチング加工により直径が0.1mm程度のビアホール導体用孔を形成したセラミックグリーンシートを平滑な支持台の上に密着させた状態で、Ag粉末またはCu粉末を主成分とする金属粉末、熱硬化性樹脂、有機溶剤を混錬した導電性ベーストを、キャリアフィルム側からスキージを用いて、セラミックグリーンシートのビアホール導体用孔内に押し込むと同時に、余分な導電性ベーストを掻き取ってビアホール導体用のピアベースト層を形成する。この際、支持台に吸引機構を付設してビアホール内を負圧にすることによって、ビアホール内に電極ベーストを確実に充填することができる。そして、各セラミックグリーンシートに導電性ベーストをそれぞれスクリーン印刷によって所定のパターンで印刷し、乾燥した後、面内導体やビアホール導体となる印刷ベースト層や導体ベースト層を配線パターン層として形成する。

[0034]

(2)セラミック多層基板の作製

配線パターン層が形成されたセラミックグリーンシートを所定の順序に従って積層して積層体を得た後、圧力 $100\sim1500$ k g f / c m 2 、温度40 $\mathbb C\sim100$ $\mathbb C$ でセラミックグリーンシート同士を圧着し、生の積層体を得る。この生の積層体の脱パインダ処理を行った後、この積層体を、配線パターン層としてA g 系を用いる場合には空気中で850 $\mathbb C$ 前後、C u 系を用いる場合にはN $_2$ 雰囲気中で950 $\mathbb C$ 前後で焼成を行って図2の(a)に示すセラミック多層基板12を得る。その後、必要に応じて上下の電極上にN i / S n またはN i / A u 等を湿式メッキ等の手法で成膜する。

[0035]

(3)外部端子電極の作製

ここでは、従来公知のエッチング法によって銅箔の加工を行って実装用の外部端子電極 14を作製することができる。即ち、キャリアフィルム上に厚み10~40μm程度の銅箔を貼り付け、フォトレジスト塗布、露光、現像、エッチング及びレジスト膜の剥離により銅箔のパターニングを行って、図2の(b)に示すように外部端子電極14を作製する

[0036]

(4)脚部用の樹脂シートの作製

まず、脚部15を作製するための樹脂シートを作製する。即ち、例えばエポキシ樹脂、フェノール樹脂、シアネート樹脂等の熱硬化樹脂と、例えば $A1_20_3$ 、 $Si0_2$ 、 $Ti0_2$ 等の無機フィラーを混合した複合樹脂材料を、それぞれドクターブレード法によってキャリアフィルム上にシート状に成形して、図2の(c)に示す半硬化状態(Bステージ)の樹脂シート15" Aを作製する。この際、これらを熱処理することによりエポキシ系熱硬化性樹脂の架橋反応を進め、エポキシ系熱硬化性樹脂がキャリアフィルム上から流れ出さない程度の粘度に調整する。尚、最適な熱処理時間は熱硬化性樹脂の特性によって異なる。

[0037]

(5) 脚部の作製

次いで、この樹脂シート15"Aに、レーザー等でピアホール導体用孔を所定箇所に設け、図2の(c)に示すようにピアホール導体用孔内に半田または導電性樹脂をピアホー

一ト15 "Aについてレーザー加工やパンチング加工等により所望の形状(脚部形状)に樹脂シート15 "A(同図の(d)参照)を加工して所定枚数積み重ねて脚部15に必要な膜厚を得る。この際、樹脂シート15 "Aを所定枚数積み重ねた後にレーザー加工やパンチング加工を行っても良い。ビアホール導体15Bとして半田を用いる場合には半田とセラミック基板12の下面の面内導体12Aや外部端子電極14との接合にはリフロー工程が用いられる。即ち、セラミック多層基板12に脚部15をラミネート後にリフローしても良く、または、表面実装部品の実装後にリフローして表面実装部品の実装後のリフローと同時に溶融及び接合を行うこともできる。

[0038]

(6)複合セラミック基板の作製

図2の(e)に示すように、外部端子電極14、脚部15及びセラミック多層基板12の順で下方から上方に向けて位置決めを行った後に、積層し、加熱、加圧によるラミネート加工を施す。即ち、セラミック多層基板12の下面に、脚部15、更にその脚部15の下面に外部端子電極14を貼り合わせることにより、図1の(a)に示す複合セラミック基板10を作製する。この際、脚部15の形態を維持し、確実にセラミック多層基板12と脚部15及び外部端子電極14を圧着する。合体後の複合セラミック基板12及び脚部15を例えば170℃で1時間熱処理を行って脚部15の樹脂部15Aの本硬化処理を行うことができる。次いで、表面実装部品11をセラミック多層基板12の上面に半田または導電性樹脂を用いて実装することによって、本実施形態の複合セラミック基板10をモジュール部品として得ることができる。複合セラミック基板10の外部端子電極14は、実装時に半田フィレットのない、LGA(ランドグリッドアレイ)構造(図7参照)として構成されている

[0039]

ここで、脚部 1 5 の厚み、即ちセラミック多層基板 1 2 からの突出寸法は、例えばセラミックス多層基板 1 2 が □ 1 0 mmの場合には少なくとも 5 0 μ mあれば、その機能を発揮する。脚部 1 5 の突出寸法は、セラミック多層基板 1 2 のサイズに即して適宜変更する必要があり、セラミック多層基板 1 2 のサイズが小さければ小さくても良く、逆にセラミック多層基板 1 2 のサイズが大きければ大きくしても良い。脚部 1 5 は、セラミック多層基板 1 2 の下面の周縁部に沿って形成されることが好ましい。セラミック多層基板 1 2 の下面の周縁部に沿って設けることにより、マザー基板 2 0 への実装を安定させ、信頼性を向上させることができる。

[0040]

本実施形態の複合セラミック基板10を、マウンターを用いてマザー基板20へ実装する場合には、予め図3(a)に示すように複合セラミック基板10上面の表面実装部品11にケース16を被せておき、マウンターによる複合セラミック基板10を取り扱い易くしておくことが好ましい。ケース16としては、特に制限されないが、例えば、洋白やりん青銅等の金属材料を用いることができる。

[0041]

また、同様の目的で、図3(b)に示すように、複合セラミック基板10上面全面に熱硬化性樹脂を主成分とする複合樹脂材料をコーティングし、表面実装部品11を被覆する樹脂層17を形成しても良い。この場合、使用する樹脂層17の熱膨張係数と脚部15を形成する樹脂部15Aの熱膨張係数とを略同一にすることが好ましい。これによりリフロー工程等の熱処理工程での複合セラミック基板10自体の反りやクラックを防止することができる。従って、樹脂層17としては、熱硬化性樹脂単独ではなく、上述のように脚部15の樹脂部15Aと同一の複合樹脂材料によって形成されていることが好ましい。脚部15の樹脂部15Aと樹脂層17とを同一の複合樹脂材料によって形成することができる。複合セラミック基板10自体の反りやクラックをより確実に防止することができる。

[0042]

等のマザー基板20へ実装すると図1の(a)に示すように、複合セラミック基板10は、外部端子電極14を介してマザー基板20の表面電極21に対して電気的に接続される。そして、図1の(b)に誇張して示すようにマザー基板20が撓むことがあっても、脚部15が可撓性を有するため、同図に示すようにマザー基板20の撓みに追随してセラミック多層基板12自体は変形することがない。従って、従来のようにセラミック多層基板12が損傷したり、図1の(c)に示すように表面実装部品11の一部がセラミック多層基板12から外れて断線したり、離脱する慮もない。

[0043]

以上説明したように本実施形態によれば、表面実装部品11が搭載されたセラミック基板12と、セラミック基板12の配線パターン13とマザー基板20の表面電極21とを接続するための外部端子電極14と、外部端子電極14を端面で支持するように複合樹脂材料で形成された凸状の脚部15と、を備え、外部端子電極14は、脚部15内に設けられたピアホール導体15Bを介して配線パターン13に接続されているため、図1(b)に示すようにマザー基板20が撓んだ時に、脚部15がマザー基板20に追随して撓むことができ、セラミック多層基板12自体の撓みを防ぐことができる。これにより、複合セラミック基板10自体がマザー基板20から外れて断線したり、図1の(c)に示すように表面実装部品11がセラミック多層基板12から外れて断線したり、表面実装部品11を指傷したりすることがなく、信頼性を格段に高めることができる。

[0044]

第2の実施形態

本実施形態の複合セラミック基板10Aは、例えば図4の(a)に示すように、第1の 実施形態の複合セラミック基板10とは逆にセラミック多層基板12の下面にのみ表面実 装部品11Bが実装されている以外は第1の実施形態の複合セラミック基板10と同様に 構成されている。

[0045]

本実施形態の複合セラミック基板10Aを製造する場合には、第1の実施形態の場合と同様にセラミック多層基板12を作製した後、セラミック多層基板12の下面に表面実装部品11Bを実装し、次いで、第1の実施形態と同一要領で脚部15及び外部端子電極14を作製し、これら両者14、15を表面実装部品11の外側に位置させてセラミック多層基板12に取り付けることによって複合セラミック基板10Aを製造することができる

[0046]

本実施形態では、表面実装部品11Bを脚部15と同様にセラミック多層基板12の下面に実装する関係上、脚部15は最も突出寸法(厚み)の大きい表面実装部品11Bよりも下方に突出するように形成されている。

[0047]

従って、本実施形態によれば、セラミック多層基板12の脚部15間の空間を有効に利用して表面実装部品11Bを実装してあるため、第1の実施形態と同様の作用効果を期することができる他、複合セラミック基板10Aの更なる小型化、低背化を実現することができる。また、マザー基板20が撓んでも、脚部15がマザー基板20に追随して撓むことができ、セラミック多層基板12自体の撓みを防ぎ、図4の(b)に示すように表面実装部品11Bがセラミック多層基板12から外れて断線したり、表面実装部品11自体が損傷したりすることがなく、信頼性を格段に高めることができる。

[0048]

第3の実施形態

本実施形態の複合セラミック基板10Bは、例えば図5に示すように、第2の実施形態におけるセラミック多層基板12の下面の他、上面にも表面実装部品11が実装されている以外は第2の実施形態の複合セラミック基板10Aと同様に構成されている。

[0049]

電子にい恋いはロモノミックを限する場合には、おとい大心に恋い場合には、おとい大心に恋い場合には、第1、第2の 同様にセラミック多層基板 12の下面に表面実装部品 11 Bを実装した後、第1、第2の 実施形態と同一要領で脚部 15及び外部端子電極 14を作製し、これら両者 14、15を 表面実装部品 11 Bの外側に位置させてセラミック多層基板 12に取り付け、然る後、第1の実施形態と同一要領でセラミック多層基板 12の上面に表面実装部品 11を実装することによって複合セラミック基板 10 Bを製造することができる。この際、セラミック多層基板 12の上面と下面の表面実装部品 11、11 Aは、それぞれ要求される機能に応じて適宜選択して実装することができる。

[0050]

従って、本実施形態によれば、セラミック多層基板12の上面に表面実装部品11を実装すると共にセラミック多層基板12の脚部15間の空間を有効に利用して表面実装部品 11Bを実装してあるため、第1、第2の実施形態と同様の作用効果を期することができる他、更なる高密度実装による高機能化を実現することができる。

[0051]

第4の実施形態

本実施形態の複合セラミック基板10Cは、例えば図6の(a)、(b)に示すように、第2の実施形態におけるセラミック多層基板12の下面に実装された表面実装部品11Bを複合樹脂層18で被覆した以外は第2の実施形態の複合セラミック基板10Aと同様に構成されている。

[0052]

本実施形態の複合セラミック基板10Cを製造する場合には、第2の実施形態の場合と同様にセラミック多層基板12の下面に表面実装部品11Bを実装した後、複合樹脂層18、脚部15及び外部端子電極14を取り付ける。これら三者14、15、18を取り付けるには、例えば以下の2つの方法によって取り付けることができる。

[0053]

第1の方法は、複合樹脂層18をラミネートした後、脚部15をラミネートする方法である。即ち、第1の実施形態と同様にピアホール導体15Bを有する樹脂シートを作製する。樹脂シートは表面実装部品11Bを埋設するに足る厚さになるように複数枚形成する。そして、複数枚の樹脂シートを重ねた後、この積層樹脂シートとセラミック多層基板12にラミネートして表面実装部品11Bを埋設することによって複合樹脂層18を形成する。次いで、第1の実施形態と同様に作製した、外部端子電極14及び脚部15をセラミック多層基板12に対して位置決めし、第1の実施形態と同一要領で外部端子電極14及び脚部15をセラミック多層基板12の複合樹脂層18にラミネートし、等方圧プレス工法によって脚部15を複合樹脂層18の周縁部に圧着し、複合樹脂層18及び脚部15の樹脂部15Aを本硬化させて複合セラミック基板10Cを作製する。

[0054]

第2の方法は、複合樹脂層18と脚部15とを同時に成形する方法である。即ち、セラミック多層基板12に対して、外部端子電極14となる銅箔と、積層樹脂シートとを位置決めした後、これら両者をセラミック多層基板12の下面にラミネートして表面実装部品11Bを積層樹脂シートによって埋設して樹脂層を形成する。次いで、凸形状を有する金型を用いて樹脂層を下面からプレス加工して凹部に複合樹脂層18を形成すると共に凸部に脚部15を成形する。次いで、複合樹脂層18及び脚部15の樹脂部15Aを本硬化させて複合セラミック基板10Cを作製する。

[0055]

本実施形態では、脚部15及び複合樹脂層18を形成する際、それぞれを構成する複合樹脂材料が流動性の良い状態になっているため、図6の(b)において〇で囲んだ(c)の部分、つまり複合樹脂層18と脚部15の境界線部分では複合樹脂材料が硬化する際に滑らかな丸みが形成される。また、図6の(b)において〇で囲んだ(d)の部分、つまり脚部15の角や、その他の角にも複合樹脂材料が硬化する際に滑らかな丸みが形成され

၁ •

[0056]

本実施形態における脚部15は、例えば図7の(a)、(b)に示すように複合樹脂層18の周縁部に形成されている。脚部15としては、例えば図7の(a)に示すように複数の外部端子電極14に対応して個別に支持するもの、あるいは例えば同図の(b)に示すようにセラミック多層基板12の各辺に沿って形成される複数の外部端子電極14をそれぞれ一つに纏めて支持するものの両タイプがある。脚部15の形態は本実施形態に限られるものではなく、本発明の複合セラミック基板に共通している。

[0057]

従って、本実施形態によれば、セラミック多層基板12の上面に実装された表面実装部品11Bを複合樹脂層18で保護すると共に脚部15を設けたため、表面実装部品11Bのセラミック多層基板12からの離脱をより確実に防止することができると共に、単に複合樹脂層を介してマザー基板に複合セラミック基板を実装する場合と比較してマザー基板の撓みよる影響を脚部15によって緩和し、表面実装部品11Bの断線をより確実に防止し信頼性を高めることができる。

[0058]

また、本実施形態によれば、複合樹脂層18と脚部15の境界線(図6の(c)参照)に滑らかな丸みがあるため、境界線への応力集中を防止し、クラックなどの発生を防止することができ、延いては信頼性が向上する。また、脚部15の角(同図の(d)参照)や、その他の角にも滑らかな丸みがあるため、チッピング等が発生し難く、信頼性を向上させることができる。

[0059]

また、本実施形態によれば、複合樹脂層18の周縁部に脚部15が形成されているため、複合樹脂層18に埋設された表面実装部品11Bが部分的に露出している場合であっても、マザー基板への実装時やハンドリングの際に、露出した部品が外部と接触し難く、表面実装部品11Bの破損を防止でき、信頼性を高めることができる。

$[0\ 0\ 6\ 0]$

第5の実施形態

本実施形態の複合セラミック基板10Dは、例えば図8に示すように、第3の実施形態のセラミック多層基板12の下面に実装された表面実装部品11Bを第4の実施形態と同様の複合樹脂層18を形成すると共に、この複合樹脂層18にスリット18Aを設けて構成されている。スリット18Aは、複数の表面実装部品11Bを一個一個に区画するように底部に丸みを持って形成されている。スリット18Aは、例えば第4の実施形態において複合樹脂層18及び脚部15をプレス成形する際に、等方圧プレスすることによって形成することができる。これによってスリット18Aの形態を表面実装部品11Bの凹凸にある程度倣わすことができる。

[0061]

従って、本実施形態によれば、複数の表面実装部品11Bそれぞれに追従する形状にスリット18Aを形成することによって、表面実装部品11Bの外側に一定以上の厚みの複合樹脂層18か存在することとなり、結果として、表面実装部品11Bの複合樹脂層18からの露出を防止することができ、表面実装部品11Bをより確実に保護することができる。

[0062]

第6の実施形態

本実施形態の複合セラミック基板10Eは、例えば図9に示すように、複合樹脂層19が中央部から複数の外部端子電極14に向けて漸次厚くなり、周縁部に複数の脚部15が形成されている。即ち、セラミック多層基板12の下面に設けられる表面電極13Aの厚みを、セラミック多層基板12の内部に設けられる面内導体の厚みよりも厚くすることができる。複合樹脂層19の中央部に向けてなだらかに凹部が形成されている。換言すれば、本実施形態では複合樹脂層19内に表面実装部品を内蔵していないが、内蔵させても良

い。同、凶ょじはでノミソノ多消巫似まる以肌隊ハノーノが自附てれている。

[0063]

従って、本実施形態によれば、第1の実施形態と同様に作用効果を奏することができる。即ち、複合樹脂層19の周縁部から中央部に向けて漸次窪み平面でないため、マザー基板が撓み、マザー基板が複合セラミック基板10Eに接触した場合でも、接点が一点とならないため、力を分散させることができ、接触部分で発生するクラックを防止することができる。

[0064]

尚、本発明は、上記各実施形態に何等制限されるものではなく、本発明の趣旨に反しない限り、本発明に含まれる。

【産業上の利用可能性】

[0065]

本発明は、半導体素子等の能動部品やコンデンサ等の受動部品等の表面実装部品が搭載された複合セラミック基板に好適に利用することができる。

【図面の簡単な説明】

[0066]

【図1】図1は本発明の複合セラミック基板の一実施形態を示す断面図で、(a)はマザー基板に実装した後の状態を示す図、(b)は実装後のマザー基板が湾曲した状態を示す図、(c)は従来の複合セラミック基板の場合の断線状態を示す図である。


【図2】(a)~(e)は図1の示す複合セラミック基板の製造工程の要部を示す工程図である。


- 【図3】本発明の複合セラミック基板の他の実施形態を示す断面図である。
- 【図4】本発明の複合セラミック基板の更に他の実施形態を示す断面図である。
- 【図5】本発明の複合セラミック基板の更に他の実施形態を示す断面図である。
- 【図6】(a)、(b)はそれぞれ本発明の複合セラミック基板の更に他の実施形態を示す断面図で、(c)、(d)は(b)の〇で囲んで部分を拡大して示す断面図ある。
 - 【図7】(a)は図6に示す複合セラミック基板のマザー基板側を上にした斜視図、
- (b)は他の複合セラミック基板を示す(a)に相当する斜視図である。
- 【図8】本発明の複合セラミック基板の更に他の実施形態を示す断面図である。
- 【図9】本発明の複合セラミック基板の更に他の実施形態を示す断面図である。


【符号の説明】


[0067]

- 10、10A、10B、10C、10D、10E 複合セラミック基板
- 11、11B 表面実装部品
- 12 セラミック多層基板(セラミック基板)
- 12A セラミック層(低温焼結セラミック層)
- 13 配線パターン
- 14 外部端子電極
- 15 脚部
- 15A 樹脂部(樹脂)
- 15B / ピアホール導体
- 18 複合樹脂層(樹脂)
- 18A スリット
- 20 マザー基板
- 21 表面電極














$$(d)^{15'}$$
 $\begin{cases} 15A \\ 15B \end{cases}$ $\begin{cases} 15A \\ 15B \end{cases}$ $\begin{cases} 15' \\ 15B \end{cases}$






























【図9】



【官规句】女们官

【要約】

【課題】従来の複合セラミック基板は、マザー基板の撓みに追従してセラミック基板全体が撓むため、受動部品や能動部品等の実装部品が実装されているセラミック基板の場合には、これらの実装部品がセラミック基板の撓みに追従できず、表面実装部品の外部接続用端子がセラミック基板の電極から外れ、断線する虞があった。

【解決手段】本発明の複合セラミック基板10は、表面実装部品11が搭載されたセラミック基板12と、このセラミック基板12に形成された配線バターン13とマザー基板20の表面電極とを接続するための外部端子電極14と、この外部端子電極14を端面で支持するように樹脂で形成された凸状の脚部15と、を備え、外部端子電極14は、脚部14内に設けられたビアホール導体15Bを介して配線バターン13に接続されている。

【選択図】図1

【あて先】 特許庁長官 小川 洋 殿

【事件の表示】

【出願番号】 特願2004-261692

【補正をする者】

【識別番号】 000006231

【氏名又は名称】 株式会社村田製作所

【代表者】 村田 泰隆

【代理人】

【識別番号】 100096910

【弁理士】

【氏名又は名称】 小原 肇

【発送番号】

105644

【手数料補正】

【補正対象書類名】 特許願

【納付金額】

16,000円

00000623119900828 新規登録

京都府長岡京市天神二丁目26番10号株式会社村田製作所
00006231
20041012
住所変更

京都府長岡京市東神足1丁目10番1号株式会社村田製作所

Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP05/012403

International filing date: 05 July 2005 (05.07:2005)

•

Document type: Certified copy of priority document

Document details:

Country/Office: JP

Number: 2004-261692

Filing date: 08 September 2004 (08.09.2004)

Date of receipt at the International Bureau: 11 August 2005 (11.08.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)

